Pakket firmware V1.0.0, web V1.0.0. Kaartbuild hieronder (wijzigt alleen als de FPGA verandert):
FPGA-build 2026-11-07 21:29, OSD-regel RSSI in dBuV (ms_osd.v), firmware V0.9.165; verder gelijk aan ce21b9f2 (UART JP5 7/9 voor het bedienkastje)
Een kaart voor beide uitgangsprintjes: DAC900 10 bit (standaard) en DAC904 8 bit (http://bordje/8bit). 10-bit beeldketen,
uitgangsfilter 48 taps, zachte flanken, waveform/vectorscope 10 bit, beeldversterking, testsignaal balken + multiburst + zaagtand.
Preview: breed kamfilter voor de helderheid (> 1,5 MHz, alleen waar kleur is), kleur met de lijnfractie, kamfilter met fasecorrectie uit de kleur-PLL.
Beeldbuffer als vlakken (Y, Cb, Cr apart; PREV_STAT bit 28): de ARM hoeft niet meer te splitsen.
Preview-decoder (pal_prev/pal_yc) krijgt 10 bit: ramp zonder trapjes.
wns=+0,277 whs=+0,009
devicetree.dtb: dtb_rx.sh met 54 MS/s, PS-UART0 aan (ttyPS1), aliassen serial0/1 goed; uEnv.txt, uramdisk.image.gz uit sdkaart/
